TSMC Được Cho Là Đang Phát Triển Công Nghệ Đóng Gói 'Quasi-EMIB' Để Giảm Tải Cho CoWoS
TSMC được cho là đang hợp tác với Kinsus Interconnect để phát triển giải pháp đóng gói tiên tiến "quasi-EMIB". Phương pháp mới này nhằm đơn giản hóa các bước chế tạo, rút ngắn chu kỳ sản xuất và giảm chi phí đóng gói tổng thể so với công nghệ CoWoS hiện tại của TSMC. Với sự bùng nổ nhu cầu chip AI, năng lực đóng gói CoWoS của TSMC đã trở thành điểm nghẽn lớn trong chuỗi cung ứng bán dẫn. Việc giới thiệu một giải pháp thay thế rẻ hơn và linh hoạt hơn có thể giảm bớt các hạn chế sản xuất cho phần cứng AI và tính toán hiệu năng cao. Mặc dù Kinsus Interconnect được xác nhận là đối tác, các chi tiết cụ thể về thiết kế cấu trúc, lộ trình sản xuất hàng loạt và khách hàng mục tiêu của giải pháp "quasi-EMIB" vẫn chưa được tiết lộ. Kinsus chuyên sản xuất các loại đế (substrate), bao gồm đế ABF và đế BGA, vốn là những thành phần quan trọng cho đóng gói tiên tiến.
## KIẾN THỨC NỀN
CoWoS (Chip-on-Wafer-on-Substrate) là công nghệ đóng gói 2.5D độc quyền của TSMC giúp tích hợp nhiều chip silicon trên một tấm trung gian (interposer) bằng silicon, rất hiệu quả nhưng đắt đỏ và bị giới hạn về công suất. Trong khi đó, EMIB (Embedded Multi-die Interconnect Bridge) của Intel sử dụng các cầu silicon nhỏ được nhúng trực tiếp vào đế gói để kết nối các chip, mang lại giải pháp thay thế linh hoạt và tiết kiệm chi phí hơn so với việc dùng tấm trung gian silicon lớn.