TSMC đẩy nhanh mở rộng công suất 3nm và 2nm do đơn hàng chip AI tăng vọt
Dưới động lực từ nhu cầu lớn của các khách hàng lớn như Nvidia, AMD và Broadcom, TSMC đang đẩy nhanh tiến độ sản xuất, hướng tới mục tiêu đạt sản lượng 180.000 tấm wafer 3nm mỗi tháng vào đầu quý 4 năm 2026 và 100.000 tấm wafer 2nm mỗi tháng vào cuối năm 2026. Bên cạnh đó, tiến độ xây dựng các nhà máy sản xuất tiến trình 1.4nm (A14) cũng đang vượt kế hoạch, với khả năng thử nghiệm sản xuất sớm nhất vào quý 3 năm 2027. Sự tăng tốc này làm nổi bật nhu cầu toàn cầu cực kỳ lớn đối với các tiến trình bán dẫn tiên tiến dùng cho phần cứng AI và tính toán hiệu năng cao thế hệ mới. Khả năng mở rộng quy mô các tiến trình tiên tiến này trước thời hạn của TSMC giúp củng cố vị thế thống trị của hãng trên thị trường đúc chip và đảm bảo chuỗi cung ứng cho các tập đoàn công nghệ lớn. Để đáp ứng nhu cầu, TSMC đang bổ sung thêm ba nhà máy 3nm mới và chuyển đổi một số thiết bị 5nm sang 3nm. Tiến trình 1.4nm (A14) sắp tới sẽ sử dụng bóng bán dẫn nanosheet Gate-All-Around (GAA) thế hệ thứ hai, mang lại mật độ bóng bán dẫn tăng từ 20% đến 23% và giảm tới 30% mức tiêu thụ điện năng so với tiến trình 2nm (N2).
## KIẾN THỨC NỀN
Ngành sản xuất bán dẫn tiến bộ thông qua các "tiến trình" (node) tính bằng nanomet, trong đó các con số nhỏ hơn thường biểu thị chip có mật độ bóng bán dẫn cao hơn, nhanh hơn và tiết kiệm điện hơn. Khi kiến trúc bóng bán dẫn FinFET truyền thống đạt đến giới hạn vật lý dưới mức 3nm, ngành công nghiệp đang chuyển dịch sang kiến trúc nanosheet Gate-All-Around (GAA) để duy trì đà cải tiến hiệu năng.