Qualcomm sẽ đưa kiến trúc High Bandwidth Compute vào chip Snapdragon di động
Tại Snapdragon Summit 2026, Qualcomm đã công bố kế hoạch đưa kiến trúc tính toán cận bộ nhớ High Bandwidth Compute (HBC)—vốn được giới thiệu trước đó cho trung tâm dữ liệu—vào các vi xử lý Snapdragon di động trong tương lai. Kiến trúc này đặt chip xử lý nằm ngay phía dưới bộ nhớ LPDDR DRAM xếp chồng thông qua đóng gói 3D và công nghệ lỗ xuyên silicon (TSV) nhằm gia tốc cho các tác vụ AI trên thiết bị. Bước chuyển dịch kiến trúc phần cứng này giải quyết trực tiếp nút thắt cổ chai 'bức tường bộ nhớ' (memory wall) trên chip di động, nơi việc di chuyển liên tục tham số mô hình AI giữa bộ nhớ và bộ xử lý gây hao phí nhiều năng lượng và làm tăng độ trễ. Nhờ giảm thiểu việc di chuyển dữ liệu, điện thoại thông minh sẽ có thể chạy cục bộ các mô hình AI lớn hơn với ngữ cảnh dài hơn nhưng lại tiêu thụ ít điện năng hơn. HBC đạt được khả năng tính toán cận bộ nhớ bằng cách di chuyển năng lực xử lý đến sát các phần tử lưu trữ, giúp cải thiện đáng kể hiệu suất trên mỗi watt thay vì chỉ đơn thuần tăng dung lượng bộ nhớ thô. Việc giảm chi phí di chuyển dữ liệu cho phép hệ thống duy trì băng thông bộ nhớ hiệu dụng cao hơn, đáp ứng yêu cầu suy luận AI di động theo thời gian thực.
## KIẾN THỨC NỀN
Khả năng suy luận AI trên thiết bị di động ngày càng bị giới hạn bởi 'bức tường bộ nhớ' (memory wall), một nút thắt cổ chai xảy ra khi tốc độ di chuyển dữ liệu giữa bộ nhớ và bộ xử lý chậm hơn nhiều so với tốc độ tính toán. Tính toán cận bộ nhớ (near-memory computing) giải quyết vấn đề này bằng cách đặt khối logic tính toán nằm sát mảng bộ nhớ, trong khi kỹ thuật tích hợp 3D sử dụng các lỗ xuyên silicon (TSV) tạo ra các kết nối điện dọc siêu nhỏ đi xuyên qua vi mạch để xếp chồng bộ xử lý và bộ nhớ một cách hiệu quả.