Nanya Technology đầu tư nhà máy đóng gói và kiểm thử 3D cho bộ nhớ AI
Nhà sản xuất chip DRAM Nanya Technology đã công bố kế hoạch thành lập cơ sở đóng gói và kiểm thử cấp wafer 3D tại Khu công nghệ Bình Đông (Pingtung Science Park). Nhà máy mới sẽ áp dụng các công nghệ đóng gói tiên tiến bao gồm lỗ thông qua silicon (TSV) và xếp chồng wafer để xây dựng năng lực sản xuất tích hợp. Bước đi chiến lược này cho phép Nanya Technology hướng tới các giải pháp bộ nhớ băng thông cao kiểu "HBM-like" nhằm đáp ứng nhu cầu bùng nổ từ các ứng dụng phần cứng AI. Sự thay đổi này đánh dấu bước chuyển mình của hãng sản xuất bộ nhớ sang công nghệ đóng gói 3D IC tiên tiến, giúp họ sẵn sàng giành hợp đồng từ nhiều nhà thiết kế chip AI khác nhau. Cơ sở mới sẽ tập trung tích hợp năng lực đóng gói và kiểm thử chuyên nghiệp ở cấp độ wafer để tối ưu hóa hiệu năng và băng thông. Nhờ tích hợp công nghệ TSV và xếp chồng wafer, Nanya hướng tới việc cung cấp các kết nối dọc mật độ cao cần thiết cho kiến trúc bộ nhớ AI thế hệ tiếp theo.
## KIẾN THỨC NỀN
Công nghệ lỗ thông qua silicon (TSV) là giải pháp đóng gói 3D quan trọng giúp tạo ra các kết nối điện thẳng đứng xuyên qua các wafer silicon, cho phép xếp chồng các chip với mật độ cao và độ trễ thấp. Bộ nhớ băng thông cao (HBM) sử dụng các chip DRAM xếp chồng 3D liên kết qua TSV để đạt tốc độ truyền dữ liệu và hiệu suất năng lượng vượt trội so với bộ nhớ truyền thống. Khi các tác vụ trí tuệ nhân tạo đòi hỏi lưu lượng dữ liệu khổng lồ, công nghệ đóng gói 3D mật độ cao đã trở thành yếu tố then chốt đối với các nhà sản xuất bộ nhớ.