~/SEMICONDUCTO/micron-reveals-hbm-requires-three-times-more-wafer-area-than-ddr5

Micron tiết lộ HBM yêu cầu diện tích tấm silicon gấp ba lần DDR5

Tại sự kiện Hot Chips 2026, Micron tiết lộ rằng bộ nhớ băng thông cao (HBM) yêu cầu diện tích tấm silicon (wafer) gấp khoảng ba lần so với DDR5 để đạt cùng một dung lượng bộ nhớ. Đại diện của Micron cũng lưu ý rằng tỷ lệ này dự kiến sẽ không được cải thiện trong các thế hệ tương lai như HBM4. Yêu cầu lớn về diện tích wafer này giải thích cho tình trạng khan hiếm nguồn cung DRAM toàn cầu hiện nay và chi phí đắt đỏ của GPU AI, do việc chuyển dịch sản xuất sang HBM làm giảm hiệu quả sản lượng DRAM tính theo gigabyte. Khi nhu cầu AI tăng vọt, hạn chế vật lý này có thể sẽ kéo dài tình trạng thiếu hụt và giữ giá phần cứng ở mức cao. Diện tích wafer tăng lên là do kiến trúc phức tạp của HBM, ví dụ như HBM4 có 256 bank bộ nhớ so với 32 bank của DDR5, cùng với các đường dẫn dữ liệu bổ sung, đường cấp nguồn và các lỗ thông qua silicon (TSV). Do đó, việc trang bị 144GB HBM cho một GPU Nvidia Blackwell B100 tiêu tốn tài nguyên wafer tương đương với việc sản xuất 432GB DDR5 tiêu chuẩn.

## KIẾN THỨC NỀN

Bộ nhớ băng thông cao (HBM) là công nghệ bộ nhớ xếp chồng 3D được thiết kế cho tính toán hiệu năng cao và các bộ tăng tốc AI, mang lại tốc độ truyền dữ liệu nhanh hơn và tiêu thụ điện năng thấp hơn. HBM đạt được điều này bằng cách xếp chồng các chip DRAM theo chiều dọc và kết nối chúng bằng các lỗ thông qua silicon (TSV), vốn là các kết nối điện dọc đi xuyên qua hoàn toàn tấm silicon.

## TÀI LIỆU THAM KHẢO

## TỪ KHÓA

#Semiconductors#Hardware#HBM#DRAM#AI Infrastructure

$ subscribe --daily

Micron tiết lộ HBM yêu cầu diện tích tấm silicon gấp ba lần DDR5 | Daily News