Intel công bố vi xử lý Wildcat Lake sử dụng đóng gói UCIe và hiệu năng AI 40 TOPS
Intel đã tiết lộ thông tin chi tiết về dòng vi xử lý Wildcat Lake (Core Series 3) sắp tới dành cho PC phân khúc phổ thông. Các con chip này chuyển từ công nghệ xếp chồng 3D Foveros sang đóng gói đa chip hữu cơ (MCP) chi phí thấp hơn sử dụng chuẩn kết nối UCIe, trong khi vẫn cung cấp hiệu năng AI của nền tảng lên tới 40 TOPS. Động thái này làm nổi bật chiến lược của Intel nhằm phổ cập hóa AI PC bằng cách giảm chi phí sản xuất thông qua các công nghệ đóng gói trưởng thành và tiêu chuẩn mở như UCIe. Nó cho thấy cách các nhà sản xuất chip có thể thu nhỏ các kiến trúc cao cấp để hướng tới phân khúc giá rẻ mà không cần phụ thuộc vào công nghệ đóng gói 3D đắt đỏ. Đế tính toán (compute die) của Wildcat Lake được sản xuất trên tiến trình Intel 18A, trong khi đế I/O sử dụng tiến trình TSMC N6. Để cắt giảm chi phí, diện tích đế tính toán của nó giảm 38% so với Panther Lake, cắt giảm số lượng nhân CPU, GPU và NPU, đồng thời sử dụng khoảng cách chân nối (bump pitch) UCIe 110 micron rộng hơn, khiến diện tích giao tiếp tăng 70% so với Foveros.
## KIẾN THỨC NỀN
Foveros của Intel là công nghệ đóng gói 3D độc quyền giúp xếp chồng các đế vi xử lý theo chiều dọc để đạt mật độ và băng thông cao. Ngược lại, đóng gói đa chip (MCP) đặt các đế chip nằm ngang trên một đế hữu cơ, có chi phí rẻ hơn nhưng yêu cầu khoảng cách kết nối rộng hơn. UCIe (Universal Chiplet Interconnect Express) là một tiêu chuẩn mở của ngành định nghĩa cách giao tiếp giữa các đế chip khác nhau này trong cùng một gói sản phẩm.