~/HARDWARE/industry-leaders-question-hbm-scaling-limits-as-high-bandwidth-flash-emerges

Giới Chuyên Gia Hoài Nghi Giới Hạn Của HBM Khi High Bandwidth Flash Xuất Hiện

Các chuyên gia bán dẫn và lãnh đạo ngành đang chỉ trích việc xếp chồng chiều dọc quá mức trong Bộ nhớ Băng thông Cao (HBM), cảnh báo rằng các chồng HBM4 20 lớp làm suy giảm băng thông trên từng lớp và giảm hiệu quả năng lượng. Do đó, ngành công nghiệp đang chú ý tới Bộ nhớ Flash Băng thông Cao (HBF) như một giải pháp thay thế tiềm năng để giải quyết nghẽn cổ chai bộ nhớ AI. Khi các mô hình AI tăng trưởng nhanh chóng, HBM phải đối mặt với rào cản vật lý nghiêm trọng về dung lượng và chi phí đắt đỏ. Sự chuyển dịch sang High Bandwidth Flash có thể giúp tăng mạnh dung lượng bộ nhớ cho suy luận AI (LLM inference) với chi phí phần cứng thấp hơn đáng kể. Các phân tích kỹ thuật chỉ ra rằng việc xếp HBM lên đến 20 lớp làm suy giảm băng thông trên mỗi lớp xuống chỉ còn khoảng 20% so với một chip đơn, khiến mỗi lớp hoạt động chậm hơn cả DRAM thông thường. Mặc khác, công nghệ HBF mới nổi tận dụng kiến trúc NAND mật độ cao để mang lại hiệu năng suy luận gần tương đương HBM nhưng với dung lượng bộ nhớ vượt trội.

## KIẾN THỨC NỀN

'Bức tường bộ nhớ' (memory wall) là nghẽn cổ chai lớn trong máy tính khi tốc độ xử lý vượt xa băng thông truyền dữ liệu từ bộ nhớ. Bộ nhớ Băng thông Cao (HBM) giải quyết điều này bằng cách xếp chồng các chip DRAM theo chiều dọc thông qua các lỗ thông silicon (TSV) ngay cạnh bộ xử lý, nhưng việc xếp quá nhiều lớp lại làm suy giảm mức tăng băng thông trên mỗi lớp.

## TÀI LIỆU THAM KHẢO

## TỪ KHÓA

#hardware#hbm#ai-infrastructure#memory-wall#semiconductors

$ subscribe --daily

Giới Chuyên Gia Hoài Nghi Giới Hạn Của HBM Khi High Bandwidth Flash Xuất Hiện | Daily News