GUC Hoàn Tất Thiết Kế IP HBM4E 16Gbps Trên Tiến Trình TSMC 2nm Cho ASIC AI
Global Unichip Corp. (GUC) đã công bố hoàn tất thiết kế (tape-out) IP cho tầng vật lý (PHY) và bộ điều khiển HBM4E trên tiến trình N2P 2nm của TSMC. Giải pháp IP này đạt tốc độ truyền dữ liệu lên tới 16Gbps và đã được chọn ứng dụng cho vi chip ASIC AI tùy chỉnh của khách hàng. Bộ nhớ băng thông cao (HBM) đóng vai trò then chốt trong việc xóa bỏ nút thắt cổ chai về băng thông bộ nhớ trên các bộ tăng tốc AI thế hệ mới. Giải pháp IP HBM4E 16Gbps của GUC giúp các nhà thiết kế chip ASIC tận dụng tiến trình 2nm tiên tiến cùng công nghệ đóng gói hiện đại của TSMC để tối đa hóa mật độ tính toán và hiệu suất năng lượng. IP này hỗ trợ công nghệ đóng gói 2.5D CoWoS-S/R/L của TSMC, đồng thời cung cấp một biến thể 'face-up' tích hợp lỗ thông qua silicon (TSV) dành riêng cho công nghệ xếp chồng 3D SoIC-X. Kiến trúc này được tối ưu hóa cho tính toàn vẹn của tín hiệu lẫn nguồn điện, mang lại hiệu suất tiêu thụ năng lượng và diện tích tối ưu hàng đầu ngành.
## KIẾN THỨC NỀN
Bộ nhớ băng thông cao (HBM) xếp chồng các khuôn DRAM theo chiều dọc nhằm cung cấp tốc độ truyền dữ liệu cực lớn cho các bộ xử lý AI và máy tính hiệu năng cao. Các công nghệ CoWoS và SoIC của TSMC là những giải pháp đóng gói 2.5D và 3D tiên tiến giúp kết nối nhiều chip silicon lại gần nhau thông qua tấm nền trung gian (interposer) và liên kết dọc trực tiếp nhằm giảm thiểu độ trễ tín hiệu cùng mức hao phí năng lượng.