Chip AI Frozen v2 Của Google Có Thể Bỏ Qua Đóng Gói CoWoS Của TSMC Nhờ SRAM Trên Chip

Theo báo cáo từ Morgan Stanley, chip AI Frozen v2 sắp tới của Google dự kiến sẽ bỏ qua công nghệ đóng gói tiên tiến CoWoS của TSMC bằng cách tích hợp trực tiếp SRAM lên đế silicon. Con chip này, được thiết kế để chạy các mô hình Gemini hiệu quả hơn, dự kiến sẽ đi vào sản xuất thử nghiệm sớm nhất là vào năm tới và sản xuất hàng loạt vào năm 2028, nhiều khả năng là hợp tác với Marvell. Sự thay đổi kiến trúc này làm nổi bật các hướng thiết kế phần cứng thay thế nhằm vượt qua các nút thắt cổ chai về đóng gói tiên tiến như CoWoS của TSMC, vốn đang đối mặt với tình trạng khan hiếm nghiêm trọng trên toàn ngành. Nếu thành công, phương pháp này có thể cung cấp một giải pháp thay thế băng thông cao, độ trễ thấp để chạy các mô hình AI lớn, mặc dù phải đánh đổi bằng kích thước chip và mức tiêu thụ điện năng lớn hơn. Việc tích hợp trực tiếp SRAM lên đế silicon giúp loại bỏ các nút thắt cổ chai trong truyền tải dữ liệu nhưng lại dẫn đến kích thước đế chip lớn hơn, tiêu thụ điện năng cao hơn và thách thức tản nhiệt lớn hơn. Phương pháp này tương tự như phần cứng chuyên dụng cho mô hình của Taalas, vốn mã hóa cứng các trọng số mạng thần kinh lên silicon nhưng yêu cầu phải thiết kế lại toàn bộ chip khi có kiến trúc mô hình mới.