~/AI HARDWARE/astera-labs-announces-leo-x-and-leo-2-smart-memory-controllers-for

Astera Labs Ra Mắt Bộ Điều Khiển Bộ Nhớ Thông Minh Leo X và Leo 2

Astera Labs đã ra mắt các dòng bộ điều khiển bộ nhớ thông minh Leo X, Leo 2 E và Leo 2 P hỗ trợ chuẩn CXL 3.2 và PCIe Gen6. Các bộ điều khiển mới này cho phép hạ tầng xử lý AI đẩy (offload) KV Cache và ngữ cảnh đại lý thông minh sang tầng bộ nhớ ngoài, giúp giảm thời gian tạo token đầu tiên lên đến 62% và tăng thông lượng token lên tới 22%. Dung lượng bộ nhớ VRAM GPU hạn chế là một trong những điểm nghẽn chính khi phục vụ các Mô hình Ngôn ngữ Lớn (LLM) có cửa sổ ngữ cảnh dài và lượng truy cập đồng thời cao. Bằng cách cung cấp quyền truy cập bộ nhớ ngoài chuyên dụng với độ trễ thấp qua CXL 3.2 và PCIe Gen6, các trung tâm dữ liệu có thể mở rộng dung lượng bộ nhớ cho suy luận AI một cách hiệu quả về chi phí mà không phụ thuộc hoàn toàn vào bộ nhớ VRAM đắt đỏ trên GPU. Các vi mạch Leo 2 E và Leo 2 P hỗ trợ 4 bộ điều khiển bộ nhớ DDR4/DDR5 xuôi dòng, trong đó Leo 2 P hỗ trợ cấu hình 2x8 hai cổng để gom cụm và chia sẻ bộ nhớ giữa nhiều máy chủ. Dòng Leo X dựa trên kiến trúc mạng kết hợp với chip chuyển mạch Scorpio của Astera để mở rộng vùng bộ nhớ GPU thông qua PCIe và các giao thức tùy chỉnh của bộ tăng tốc.

## KIẾN THỨC NỀN

Trong quá trình suy luận của LLM, kỹ thuật KV cache lưu trữ các tensor chú ý trung gian để tránh phải tính toán lại các token cũ, nhưng độ dài ngữ cảnh lớn sẽ nhanh chóng làm cạn kiệt VRAM của GPU. Compute Express Link (CXL) là chuẩn kết nối mở cho phép mở rộng và chia sẻ bộ nhớ nhất quán dữ liệu với độ trễ thấp giữa CPU, GPU và các bộ điều khiển bộ nhớ ngoài qua kết nối PCIe.

## TÀI LIỆU THAM KHẢO

## TỪ KHÓA

#AI Hardware#CXL#KV Cache#Astera Labs#LLM Infrastructure

$ subscribe --daily

Astera Labs Ra Mắt Bộ Điều Khiển Bộ Nhớ Thông Minh Leo X và Leo 2 | Daily News